DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

3448644

Basic Patent (No,Kind,Date): JP 56081973 A2 810704 <No. of Patents: 001> MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): SHIBATA KENJI

IPC: \*H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/06

JAPIO Reference No: \*050149E000057;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 56081973 A2 810704 JP 79158341 A 791206 (BASIC)

Priority Data (No,Kind,Date): JP 79158341 A 791206

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

00761673 \*\*Image available\*\*

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

**56-081973** [JP 56081973 A]

PUBLISHED:

July 04, 1981 (19810704)

INVENTOR(s): SHIBATA KENJI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

54-158341 [JP 79158341]

FILED:

December 06, 1979 (19791206)

INTL CLASS:

[3] H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/06

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 75, Vol. 05, No. 149, Pg. 57,

September 19, 1981 (19810919)

### **ABSTRACT**

PURPOSE: To compensate the deterioration in the characteristics of an MOS transistor due to the crystal defect by irradiating beforehand energy beam in parallel with the longitudinal channel direction of the transistor in semiconductor layer when providing the MOS transistor in the the semiconductor layer formed on an insulating substrate.

CONSTITUTION: An n(sup -) type monocrystalline Si layer 2 is epitaxially grown on a sapphire substrate 1, is etched to form the layer in an insular state. Subsequently, phosphorus ions are implanted to the insular layer 2 to the extent of dosage of 5X 10(sup 11)cm(sup -2), and subsequently Nd: YAG laser beam is scanned and irradiated thereto along the channel longitudinal direction of the MOS transistor formed later with energy density of 500mJ/cm. Thereafter, a gate electrode 4 is formed through a gate SiO(sub 2) film 3 at the center on the surface of the layer 2, and with the electrode as a mask, n(sup +) type source and drain regions 5 and are diffused in self-matching manner. Then, an SiO(sub 2) film 7 is accumulated in an ordinalry manner, a window is opened thereat, and aluminum electrodes 8, 9 are mounted thereon.

## (9) 日本国特許庁 (JP)

⑪特許出願公開

# ⑩ 公開特許公報 (A)

昭56—81973

Int. Cl.3

識別記号

庁内整理番号

**③公開** 昭和56年(1981)7月4日

H 01 L 29/78

21/268 21/324

29/06

6603—5 F 6851—5 F

6851-5F

7514—5 F

発明の数 1 審査請求 未請求

人 東京芝浦電気株式会社

**伊耳明**不

(全 3 頁)

## **MOS型半導体装置の製造方法**

京芝浦電気株式会社総合研究所内

②特

顧 昭54-158341

②出

額 昭54(1979)12月6日

@発明

者 柴田健二 川崎市幸区小向東芝町1番地東 川崎市幸区堀川町72番地 個代 理 人 弁理士 鈴江武彦

⑪出 願

外2名

明 細 書

1. 発明の名称

MOS型半導体装置の製造方法

2. 特許請求の範囲

絶縁性基板上に設けた半導体層にMOSトランシスタを形成するに際し、前記半導体層に、MOSトランシスタのチャンネル長方向に平行にエネルギービームを走査して照射することを特徴とするMOS型半導体装置の製造方法。

3. 発明の評細な説明

この発明は絶縁性器板上に設けた半導体層に MOSトランジスタを形成するMOS型半導体 装御の製造方法に関する。

サフアイアまたはスピネル等の単結晶を軟性 基板上に単結晶シリコン層を成長させ、これに MOSトランジスタを乗積するいわゆるSOS 構造のMOS型半導体装置は、業子分離が確実 で高速化、高密度化に通したものとして注目されている。

しかしながら、SOS称造では、よく知られ

1

この発明は、上記の如き結晶欠陥に基づく特性劣化を補償したSOS構造のMOS型半導体装飾の製造方法を提供するものである。

この発明の方法は、絶験性基板上に設けられた半導体層にレーザピームあるいは電子ピーム等のエネルギーピームの服射によるアニールを行うが、このとき特に、エネルギーピームを形成されるMOSトランジスタのチャンネル長方向に平行に走査して照射することを特徴として

2

- 特開昭56- 81973(2)

いる。エネルギーピームの照射の時期は、絶縁 性毒を上の牛海体層を島状にパターニンの形状の半海体層を島状にパターニを島状にパターニを島状にパターニを島状にパターニを島状に変更ないる。またエネルギーピームの一般をはまた。またエネルが一世の一般である。またで、カールを表がある。というのかのである。というのかのである。

以下図面を参照してこの発明の実施例を説明する。第1図(a)~(f)は一実施例の製造工程を示す断面図である。まず面方位(1012)のサファイア基板 1 上に r型(100)単結晶シリコン層 2 をエピタキシャル成長させ(a)、シリコン層 2 をエツチングして米子形成領域を島状に残す(b)。その後、シリコン層 2 の全面にリンイオンを加速電圧 1 70以 ・ドーズ量 5 × 1 0<sup>11</sup> cm<sup>-2</sup>で打込む(c)。続いて、波長 0.53 μm のNd \* YAG レーザビームを、エネルギー密度

3

いている。この実施例によれば、実績で示したようにそのはらつきの最大値に落着くように島 助度が大きくなつている。

また第3図はドレイン電流ーゲート電圧特性で、失脚がこの実施例のもの、一点鎖線は全くアニールを行わなかつたもの、破縁は走査方向を定めずレーザピーム脈射を行つたものにり、でのデータである。やはりこの実施例により、である。その他との実施例により、キャリアのライフタイムの向上、接合の計圧の向上も認められた。

なお、上記実施例では、サファイア基板として(TO12)面を用いたが、(TT24)面を用いてが、(TT24)面を用いて(111)面単結晶シリコン層を成長させたSOSでも同様の効果が認められた。またMOSトランジスタがPチャネルの場合にも同様の効果が得られる。

以上説明したようにこの発明によれば、SOS 構造のMOS型半導体装備を作るに際し、エネ 5 0 0 mJ/cmで将来M O S トランジスタのチャオル 及 方向となる方向に沿つて走査して照射する(d)。 このときのレーザビームはスポットを 5 0 μmφ ・パルス幅 5 0 πmc であり、 Q スインチにより 2 KHz の練返しで照射し、走査速にを 2 光により 2 KHz の練返しで照射 りが 7 5 %にようにようによった。 2 を 発して 2 を のシリコン酸化膜 3 を 形成し、ゲート 電極 4 を 形成し、ゲート 電 極 な マスクとして自己整合的に n 型 不 純 敬 を マスクとして自己整合的に n 型 不 純 敬 放 て α を して α 後に全面に C V D 法によるコン酸化膜 7 を 堆積し、コンタクトホールをあけて A ℓ 膜の蒸着・パターニング工程を経て 取出し電極 8 ・9 を配設して 定成する(f)。

こうして得られたMOSトランジスタについて、ゲート電圧を変えて測定したホール易動度を第2凶に実験で示す。破験はレーザビーム照射を、その走査方向を定めないで行つた場合のデータであり、この場合易動度は大きくばらつ

ルギービームをその走査方向を定めて照射して アニールすることにより、特性の改善および安 定性の向上を凶ることができる。


#### 4. 図面の簡単な説明


第1図(a)~(f)はこの発明の一実施例の設造工 程衡面図、第2図は得られたMOSトランジス タのホール易動度特性を示す図、第3図は回じ くドレイン電流ーゲート電圧特性を示す図であ る。

1 … サフアイア基板、 2 … ㎡型単鉛品シリコン油、 3 … シリコン酸化膜、 4 … ゲート電極、 5 … ソース、 6 … ドレイン、 7 … シリコン酸化膜、 8 . 9 … 取出し電極。

出顧人代理人 弁理士 鈴 江 武 彦

5





第 3 図

